EMC分析時需考（kǎo）慮（lǜ）的5個重要屬性
更（gèng）新時間：2024-03-14 點擊次數（shù）：846
有人說過，世界上隻有兩種電子工程師：經曆過電（diàn）磁幹擾的和沒有經曆過電磁幹（gàn）擾的。伴（bàn）隨著PCB信號頻率的提升，電磁（cí）兼容設計是我們電子工程師不得不考慮的問題。
麵對一個設計，當進行一個產品和設計的EMC分析時，有以下5個重要屬性需考慮：產生輻（fú）射的發射器（qì）件的物理尺寸。射（shè）頻（RF）電流將會產生（shēng）電磁場，該電磁（cí）場會通（tōng）過機殼泄漏而（ér）脫離機殼。PCB上的走線長度作為傳輸路徑對（duì）射頻電流具有直接的影響。源和接收器的阻抗，以及兩者之間的傳輸（shū）阻抗。這個問題是連（lián）續（周期信號）事件，還是僅僅存在於特定（dìng）操作（zuò）周期（例如單次事件可能是某（mǒu）次按鍵操作或者上電幹擾（rǎo），周期性的磁盤驅動操作或網（wǎng）絡突發傳輸）。源能量級別有多強，並且它產生有害幹擾的潛力有多大。5、幹擾信號（hào）的（de）頻（pín）率（lǜ）特性使用頻譜儀進行波形（xíng）觀察，觀（guān）察問題出現在頻譜的哪個位置，便於找（zhǎo）到問題的所在。另外，一些低頻電路的設計習慣需要注意。例如我慣（guàn）用的單（dān）點接地對於低頻應用是非（fēi）常適合（hé）的，但是和公司大牛聊（）天，發現不適（shì）合於射頻信號場合，因為射頻信（xìn）號場（chǎng）合存在更多的EMI問（wèn）題。相信有些工程師會將單點接地應用到所有產品設計中，而沒有認（rèn）識（shí）到使用這種接地方（fāng）法可能會產（chǎn）生更多或更複雜的電磁兼容問題。我們還應該（gāi）注意電路（lù）組件（jiàn）內的電流流向。由電路知識我們知（zhī）道（dào），電流從電（diàn）壓高的地方流向低的地方，並且電（diàn）流總是通過一條或更多條路徑在一個閉環電路中流（liú）動，因此有（yǒu）個很重要的規律：設（shè）計一（yī）個最小回路。針對那些測量到幹擾電流的方向，通（tōng）過修改PCB走線，使其不影響負載或敏感電（diàn）路。那些要（yào）求從電源到（dào）負（fù）載的高（gāo）阻（zǔ）抗路徑的（de）應用，必須考慮返（fǎn）回電流可以流過的所有可能的路徑。我們還需要注意PCB走（zǒu）線。導線（xiàn）或走線的阻抗包含電阻R和感抗，在高頻時有阻抗，沒有容抗（kàng）。當走線頻率高於100kHz以上時（shí），導線或走線變成了電感（gǎn）。在音頻以上工作的導線或走線可（kě）能成為射（shè）頻（pín）天線。在EMC的規範中，不容許導線或走線在（zài）某一特定頻率的λ/20以下（xià）工作（天線的設計長度等於某一特定頻率的λ/4或λ/2）。如果不小心設計成那樣，那麽走線就變成了一根高效能的天線，這讓後期的調（diào）試變得更加棘手。第一：要考慮PCB的尺（chǐ）寸大小。PCB的尺寸過大時，隨著（zhe）走線的增長使係統抗幹擾能力下降，成本增加，而尺寸過小容易引起散熱和互擾的問題。第二：再確定特殊元件（如（rú）時鍾元件）的位置（時鍾走線（xiàn）最好周圍不鋪地和不走在關鍵信號線的上下，避免幹擾）。第三：依據電路功能，對PCB整體進行布局。在元器件布局上，相關的元器件盡量靠近，這（zhè）樣可（kě）以獲得較好（hǎo）的抗幹擾效果。
當前位置：
地址：深圳市（shì）南山區粵（yuè）海街道高新區社區科技南十二路011號方大大廈4樓A038
郵箱（xiāng）：noiseken@vip.163.com
傳真：86-755-26919767